

1. RISC processzor jellemzői:

- * Memória elérés csak load és store műveletek segítségével
- * Egyszerűsített címzési módok
- * Minden utasítás ugyanolyan hosszúságú
- * Az utasításokat lehetőleg egy órajel ciklus alatt hajtsa végre
- * Nagyrámi általános célú regiszter

RISC (Reduced Instruction Set Computer)

↳ Csökkentett utasítás-készletű számítógép

- (pl.):
- * Motorola 88000 RISC processzor
 - * Berkeley Egyetem RISC I. processzora

Jellemző (másként formás):

- * Csak a lényeg alkalmazásainak jellemző utasítás-típusokat tartalmaz. Ezáltal nő a sebesség.
- * Minimális utasítás-készletet és címzési módot, így hardver- és szoftverelemeket keveset.
- * A komplex függvények elvégzéséhez subrutinok és hosszabb utasítássorozatok van szükség.
- * Átlagos hosszúságú utasítás-formátummal a végrehajtandó utasítás dekódolása minimális idejű len.
- * Huzalozott utasítás-dekódolás
- * Egyszerű ciklus-végrehajtás
- * LOAD / STORE memóriaszerverés: 2 művelet - töltés és kiírás (regiszter \leftrightarrow memória)

2. 15 bites 2-es komplementes fixpontos rendszer. $p=7$

Differencia $\rightarrow \Delta r$
 $N \rightarrow$ bites száma

$$\Delta r = 2^{-p}$$

\hookrightarrow fixpontos rendszer esetén a finom-
 ság

előjel bit



Megoldás:

$$V(\text{smallest absolute}) =$$

$$00000000.0000001 = 2^{-7}$$

$$V(\text{largest absolute}) =$$




$$0111111.1111111 = \frac{16383}{128} = 127,9921875 \approx 128$$

$$V(\text{largest negative}) =$$


$$1000000.0000000 \approx -128 = -2^{N-p-1} = -2^7$$

$$\text{Differencia} = \Delta r = 2^{-7} = 0,78125 \cdot 10^{-2}$$

3) 7 bites, sorosan, shift register, 0 társó




4. Adja meg a lebegőpontos kivonó blokk diagramját, az egyes blokkok funkciójaival együtt!



Művelet:

$$A = B - C = M_B \times r^{E_B} - M_C \times r^{E_C} = (M_B \times r^{E_B - E_C} - M_C) \times r^{E_C}$$


M_B és M_C → mantissa
 r a számrendszer alapja
 E_B és E_C → exponens



5.) Rajzolja fel a 2 című számítógép blokkdiagramját!

Def. az egyes blokkok funkcióját is!

Regiszter nélküli eset:



T_1, T_2 : regiszterek, adatkiszorók.

ALU: Arithmetic Logic Unit. Olyan adatkiszoró egység, amely matematikai / logikai műveletek végrehajtását végzi.
Anitmetikai / Logikai Egység

Driver: Driver. Egy adott eszköz elérését, funkcióinak használatát lehetővé tevő szoftver. Meghajtó program.

IR: Instruction register (Utasítás Regiszter). Tárolja az éppen végrehajtás alatt álló utasítást. Engedélyezi a gép vezérlő kéreinek, hogy a regiszterek, memóriák, aritmetikai egységek vezérlő vonalait a végrehajtáshoz szükséges működési módba állítsák.

PC: Program Counter (Programszámoló). A soron következő (végrehajtandó) utasítás helyét azonosítja.

MAR: Memory Address Register (Memória-cím Regiszter).

A memóriából érkező vagy a memóriában lévő információ helyét azonosítja adott memóriacím alapján.


MBR: Memory Buffer Register (Memória Puffer Register).
Tárolja a memóriába beírt ill. az onnan érkező információt.

Memory: Memória

Length:

Address:

Registerek címzési mód:



Register Bank: Regisztereket tárol.

Register Select:

6. Adja meg egy 16·16 bites iteratív szorzóalgoritmus folyamatábráját, és ennek áramkörti megvalósítását, továbbá az algoritmus végrehajtási idejét!

Pl.: Két 8-bites szám Shift & Add módszerű szorzására. ??? → Ez ugyan kell e

Időmértékelés:

$$T_{\text{mult}} = T_{\text{setup}} + N \times T_{\text{iter}} \quad \text{ahol} \quad T_{\text{iter}} = T_{\text{AND}} + T_{\text{sum}} + T_{\text{reg}}$$

T_{setup} : Kezdeti ellenőrzések, inicializálás ill. szorzó regiszter törlése

T_{AND} : AND függvények végrehajtása, parciális szorzatok képzése

T_{sum} : Parciális szorzatok összeadása

T_{reg} : Betöltésük a regiszterbe.

HIA'NYOS !!!

Folyamatábra ?

Áramkörti megvalósítás ?

7. Adja meg egy 1-bites Full Subtractor (FS) igazság táblázatát, Karnaugh táblát, kapusintű kapcsolási rajzát, továbbá a 6-bites RCA (Ripple Carry Adder) kapcsolási rajzát és számításai időnővelését!

Igazság tábla:

X_i	Y_i	B_{in}	F_i	B_{out}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Karnaugh tábla:

$B_{out}:$

X_i	Y_i		B_{in}	
	0	1	0	1
0	0	1	1	1
1	0	0	1	0


$$B_{out} = \bar{X}_i \cdot B_{in} + B_{in} \cdot Y_i + \bar{X}_i \cdot Y_i$$

$F_i:$

X_i	Y_i		B_{in}	
	0	1	0	1
0	1	0	1	1
1	1	0	1	0


$$F_i = X_i \cdot \bar{B}_{in} \cdot \bar{Y}_i + \bar{X}_i \cdot B_{in} \cdot \bar{Y}_i + X_i \cdot B_{in} \cdot Y_i + \bar{X}_i \cdot \bar{B}_{in} \cdot Y_i$$

Kapcsolási rajz



RCA (Ripple Carry Adder) 6-bites

Kapcsolási rajz:



Hámítás időrövidítés:

$$T_{(RCA)} = N \cdot T_{(FA)} = N \cdot (2 \cdot G) = 12 G \quad (6 \text{ bites RCA esetén})$$

N - bites száma

T - idő

FA - Full Adder

G - kapu késleltetése

? (8.) Adja meg a magas - szintű szintézis (HLS) elméleti alaptételeit!

Turing Church tétel: (emlékeztető)

A szimbolikus számítások 3 fő ekvivalens reprezentációja a következők:

- Turing gép (TM - hardver)
- μ - rekurzív függvény (algoritmusok, program)
- CFG - környezetfüggetlen nyeltek (OS)

Egy nyelv, amely leírja a teljes tervezési folyamatot, az egyes tervezési lépések jószágát men: $\text{Nyelv} \Leftrightarrow \text{H\&A}$

9. Adott: memória hozzáférés ideje 20 ns, regiszterből regiszterbe másolás 4 ns, kivonás 6 ns. Adja meg a $ADD2 *X, *Y$ RTL leírását és időnükségletét!

Fetch: (Regiszterek feltöltése utasítással)

PC \rightarrow MAR 4 ns

M[MAR] \rightarrow MBR 20 ns

PC + I_{len} \rightarrow PC 4 ns

MBR \rightarrow IR 4 ns

Σ 32 ns

Decode: (a dekódolást általában 0 idejűnek feltételezzük)

Execute: (végrehajtás)

PC \rightarrow MAR 4 ns

PC + XA_{len} \rightarrow PC 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow MAR 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow MAR 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow T₁ 4 ns

PC \rightarrow MAR 4 ns

PC + YA_{len} \rightarrow PC 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow MAR 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow MAR 4 ns

M[MAR] \rightarrow MBR 20 ns

MBR \rightarrow T₂ 4 ns

T₁ - T₂ \rightarrow MBR 6 + 4 ns

MBR \rightarrow M[MAR] 20 ns

$$44 + 140 + 6 \rightarrow \Sigma 190 \text{ ns}$$

Roli megoldása:

Reg: 4 ns

Memória: 20 ns

Reg: 4 ns

Reg: 4 ns

Fetch: 32 ns

Reg: 4 ns

Reg: 4 ns

Mem.: 20 ns

Reg: 4 ns

Mem: 20 ns

Reg: 4 ns

Mem: 20 ns

Reg: 4 ns

X értéket T_1 -be töltjük: 80 ns

Reg: 4 ns

Reg: 4 ns

Mem: 20 ns

Reg: 4 ns

Mem: 20 ns

Reg: 4 ns

Mem: 20 ns

Reg: 4 ns

Y értéket T_2 -be töltjük: 80 ns


ALU + Reg: 6 + 4 ns } Σ 30 ns

Mem.: 20 ns

$\Sigma = 222 \text{ ns} \rightarrow 3,7 \text{ sec}$

10. Adja meg az alábbi VHDL szubrutin CFG (Vezérlésfolyam) grafját:

```
TemplAddr : process (clk, state)
begin
  if state = Waiting then 1
    TemplAddrReg <= 0; 2
  else
    if clk'event and clk = '1' then 3
      if ce = '1' then 4
        TemplAddrReg <= TemplAddrRegNext; 5
      else
        TemplAddrReg <= TemplAddrReg; 6
      end if; 7
    end if; 8
  end if; 9
end process;
```



11. Adja meg a szekvenciális hálózatok leírási módjait.

igazságtábla, algebrai kifejezések, elvi logikai vázlat.

állapottábla, állapotgráf,